基于FPGA的高刷新率视频时序发生模块设计

 2022-02-24 07:02

论文总字数:21611字

摘 要

随着生活水平的不断提高,人们对于显示画质的分辨率以及刷新率有了越来越高的追求。而电子技术的发展也为人们的需求提供了便利,特别是FPGA的出现与发展,为视频处理与显示提供了心的思路与方法。而又因其强大的逻辑资源和高速的运算速度使以FPGA为核心搭建的平台成为了视频处理与显示系统的主流。

上述背景下,本文设计了一种以FPGA为核心的视频时序采集与倍频系统。其中,FPGA采用Xilinx公司的Spanrtan 6系列,搭建以2Gbits DDR3高速缓存,视频通过VGA接口输出至显示屏。视频通过camera采集,在FPGA控制下写入DDR3,在此同时,DDR3通过读时序将采集到的数字信号读出。

在系统各部分设计中,采用Verilog HDL语言进行功能描述。系统采用标准化、模块化设计,各模块相对独立,具有较好的可移植性。

在完成各部分设计后,本文进行了逻辑仿真,并通过实物演示予以验证。

本文研究的主要内容:

(1) 色彩空间(RGB显示原理)

(2) 视频显示接口分类与时序(VGA、HDMI、DVI)

(3) DDR3缓存介绍与使用

关键字: FPGA DDR3 VGA 视频时序

ABSTRACT

With the improvement of living standard, people persue better and better picture quality of high resolution and refresh rate. The development of electronic technology makes it convenient, especially the emergence and development of FPGA, provides new thinking method for video processing and display. Also, the platform setting up with the core of FPGA becomes the mainstream of video processing and disaplay deu to the powerful logical resource and high speed processing of FPGA.

Based on the background referred before, a video collecting and frequency doubling system is designed. This system uses a Spanrtan 6 FPGA by Xilinx, collaborating with a 2Gbits DDR3 cache, and the video outputs to a displaying through a VGA interface. The video is collected by a camera, then written to DDR3, in the meantime, read through the Read sequential.

Language of Verilog HDL is used to describe the function of this system in the design. The system is designed with standardization and modularization, the modules are independent, so the system offers good portability.

After all the design, logical simulation has maked, and validated by a real object.

The main content resarched in this paper:

(1) Color space (the principles of RGB display)

(2) Video interface classification and sequential (VGA HDMI DVI)

Key Words: FPGA DDR3 VGA video processing

目录

第一章 绪论 - 1 -

1.1 课题研究背景 - 1 -

1.1.1 FPGA的介绍 - 1 -

1.1.2 DDR存储器的介绍 - 1 -

1.1.3 视频接口的介绍 - 2 -

1.2 论文研究的主要内容与框架 - 3 -

第二章 视频显示系统概述 - 4 -

2.1 色度学概要 - 4 -

2.1.1 三基色原理及混色方法 - 4 -

2.1.3 配色方程与亮度公式 - 5 -

2.2 视频接口 - 7 -

2.2.1 DVI视频信号 - 5 -

2.2.2 VGA视频信号 - 5 -

2.2.3 BT.601与BT.656 - 6 -

2.2.4 PAL制式 - 8 -

2.3 视频转化系统中的SDRAM存储器 - 9 -

2.3.1 SDR SDRAM - 9 -

2.3.2 DDR SDRAM - 10 -

2.3.3 DDR3 SDRAM - 11 -

第三章 基于FPGA的高刷新率视频时序发生模块设计 - 12 -

3.1 XILINX SPARTAN 6 FPGA 简介 - 12 -

3.2 系统电源设计 - 12 -

3.3 系统复位与晶振电路设计 - 13 -

3.3.1 系统复位电路 - 13 -

3.3.2 系统晶振电路 - 14 -

3.4 FPGA配置电路设计 - 14 -

3.5 DDR3外围电路设计 - 15 -

3.6 VGA接口电路 - 17 -

第四章 MCB IP的使用 - 19 -

4.1 MCB IP的使用 - 19 -

4.1.1 MCB结构 - 19 -

4.1.2 MCB用户接口信号 - 20 -

4.1.3 MCB时钟设计 - 20 -

4.1.4 MCB读端口逻辑设计 - 23 -

第五章 系统方案设计与仿真 …………………………………………………………………………………………..- 25 -

5.1 系统方案框架 ……………………………………………………………………………………………………- 25 -

5.2 视频图像的缓存与处理及其仿真………………………………………………………………………..- 26 -

5.2.1 DDR3存储器概述 …………………………………………………………………………………..- 26 -

5.2.2 DDR3读写控制仿真 …………………………………………………………………………………- 27 -

5.2.3 读写部分核心代码 …………………………………………………………………………………- 28 -

5.3 VGA视频显示模块的设计及仿真 …………………………………………………………………….- 28 -

5.3.1 VGA概述 ………………………………………………………………………………………………..- 28 -

5.3.2 VGA部分核心代码 …………………………………………………………………………………- 30 -

5.3.3 显示模块设计与仿真 ………………………………………………………………………..…..- 31 -

5.4 视频帧率倍频模块设计 ……………………………………………………………………………………- 33 -

5.5 综合设计与波形仿真 ……………………………………………………………………………………….- 34 -

5.5.1 用VGA显示DDR3中的内容 …………………………………………………………………- 34 -

5.5.2 将图像数据写入DDR3,然后显示出来 ………………………………………….…….- 34 -

5.6 本章小结 …………………………………………………………………………………………………………..- 35 -

第六章 总结与致谢 - 36 -

6.1 总结 - 36 -

6.2 致谢 - 37 -

参考文献 ……………………………………………………………………………………………………………….…………..- 38 -

第一章 绪论

aa本章介绍课题的研究背景、研究内容以及论文的整体框架。介绍FPGA处理器、DDR存储器以及显示技术的发展状况以及主要特点。

1.1 课题研究背景

当今的社会,信息科学与多媒体技术的发展提高了人们的物质生活水平。液晶显示技术的发展使大尺寸显示屏得以普遍使用,与此同时,人们也越来越追求高质量的画质。而FPGA等处理器、DDR等内存器的高速发展使得画质的提高成为可能。

1.1.1 FPGA的介绍

FPGA(Field Programmable Gate Array)即现场可编程门阵列 PAL、GAL、CPLD等可编程器件的基础上逐步发展的产物。经过20多年的发展,它已经成为实现数字系统的主流硬件平台之一。

剩余内容已隐藏,请支付后下载全文,论文总字数:21611字

您需要先支付 80元 才能查看全部内容!立即支付

该课题毕业论文、开题报告、外文翻译、程序设计、图纸设计等资料可联系客服协助查找;