低功耗低噪声放大器的设计

论文总字数：22385字

摘 要

随着无线移动通信技术的发展，无线传感网络系统的应用愈加广泛。射频接收机是无线传感网络节点从外界接收信息的重要途径，其功耗占据了整个接收模块的40%。低噪声放大器作为射频接收机的第一级，其增益、噪声系数等性能直接影响了后级电路的性能从而决定了接收机的灵敏度。因此，设计低功耗的低噪声放大器对整个射频接收系统具有重要意义。

本文设计了一个工作在433MHz的低功耗低噪声放大器。论文详细讲述了低噪声放大器的基础理论包括性能参数，并且对噪声系数、S参数、线性度和稳定性的推算方法作了分析。同时介绍了一些低噪声放大器的基本结构并推导了其增益、噪声因子等参数的表达式。本文结合电流复用的低功耗技术和电容交叉耦合的降噪技术设计了一种双交叉耦合且电流复用的低功耗低噪声放大器电路。

采用SMIC 0.18um CMOS工艺，在cadence仿真环境下对该电路作了仿真验证，仿真结果表明在1.8V电源电压下，电路的静态电流是1.3mA。在433MHz频段处，电压增益为25dB，噪声系数为2.0dB，反射系数S11为-12dB，输入三阶截点的值为-9.4dBm。

关键词：低噪声放大器；低功耗技术；电容交叉耦合；射频接收机

The Design Of Low-power Low Noise Amplifier

06011302 Yang Dan

Adviser Chen Chao Wu Jianhui

Abstract

With the development of wireless mobile communication technology, the application of wireless sensor network systems become more widespread. RF receiver is an important approach for wireless sensor network node to receive information from the outside world, its power consumption accounts for 40% of the entire receiver module. As a first stage of the RF receiver, the gain and noise figure of low noise amplifier directly affects the performance of the post-stage circuit as well as determines the sensitivity of the receiver. Therefore, the design of low-power, low-noise amplifier is critical for the entire radio receiver system.

A 2.34 mA wideband common gate low-power low-noise amplifier with double capacitor-cross-coupled feedback is presented in this article. The basic theory of low-noise amplifiers are reviewed in detail including the calculating of noise factor, S parameters, linearity and stability. At the same time, the basic structures of low-noise amplifier are introduced while the expression of its gain, noise factor and other parameters are presented as well. Combined with low-power technology of current reuse and capacitive-cross-coupling noise reduction technology, the paper designed a double cross-coupled and current reuse low-power low-noise amplifier.

Post-layout simulated results for SMIC 0.18 um CMOS process show that in cadence simulation environment made the circuit simulation, the results show that the voltage gain is 25 dB at 433 MHz and IIP3 is -9.4 dBm . The average NF is 2.0 dB and the S11 parameter is -12 dB with the LC network. The LNA consumes 1.3 mA current from 1.8 V DC supply.

Key words: LNA, Low power technology, capacitor-cross-coupled, RF receiver

目录

摘要 Ⅰ

Abstract Ⅱ

目录 Ⅲ

第一章 绪论 1

1.1 引言 1

1.2国内外研究现状 1

1.3论文目标与设计指标 2

1.4 本文的研究目的和主要研究内容 2

第二章 低噪声放大器的基本理论 3

2.1噪声分析 3

2.2低噪声放大器性能解析 5

2.3本章小结 8

第三章 低噪声放大器设计与仿真验证 9

3.1 低噪声放大器的基本结构 9

3.2 低噪声放大器的电路设计 12

3.3低噪声放大器的设计流程 17

3.4 低噪声放大器的仿真验证 19

3.5 本章小结 22

结论 24

致谢 25

参考文献(References) 26

参考文献 26

第一章 绪论

1.1 引言

近年来，随着微电子工艺技术日趋成熟，无线移动通信技术的发展不断进步。基于MEMS的微传感技术和无线联网 为无线传感网络赋予了广阔的应用前景。而无线通信技术广泛应用的条件之一是低成本，即要求更高的集成度以减少元件数量、缩小产品体积并缩短开发周期。由于CMOS工艺的低成本优势，使得射频通信片上系统成为可能。射频接收机作为无线传感网络中的重要组成部分，其性能直接影响到整个无线通讯网络系统的稳定性、可靠性和完全性。由于信道中物理介质的干扰，射频接收机所接收到的信号微弱且伴随干扰信号，因此提高其抗干扰能力及灵敏度极其重要。低噪声放大器（LNA）是射频接收机前端的关键电路之一，是与外界交换信息的重要途径，其性能优劣直接影响整个射频接收机的精度。CMOS工艺的进步使射频电路尤其是低噪声放大器的设计取得了重大突破。随着无线通讯技术的发展，便携式设备在工业生产和日常生活中得到广泛使用，其电源供电主要来自电池，而电池待机时间是设备的重要性能指标之一。在LNA设计中，首先要考虑的问题就是降低功耗。由于LNA的功耗在射频接收机中占据较大的比重，因此实现低功耗的低噪放对整个系统的功耗有重要意义。在获得相同增益条件下，COMS电路比BJT电路功耗要大，但综合考虑动态范围的要求，功耗并不会随这晶体管尺寸下降而减小。另外，由于射频前端电路受供电低电压的限制，使电路的线性度有所恶化。在低电源电压的限制下，低噪声放大器的电压余度大幅下降，迫使我们提出更多新的电路结构。高增益的低噪声放大器能够有效抑制后级电路模块的噪声系数对系统的影响，然而要保证信号的质量必须使得线性度恶化不是很严重。由于无线通讯技术和移动网络发展越来越快，射频接收机随之应用到我们科技生活的方方面面，例如：门禁系统、小型无线数据终端、生物信号采集和数字图像传输等领域。Zigbee与蓝牙相似都可用于传感控制应用，却比蓝牙技术更加简洁和便宜。这无形中也推动了无线传感网技术的发展，因而低噪声放大器、混频器、滤波器和锁相环等一系列电路的设计都具有重要意义。

1.2国内外研究现状

由于CMOS工艺日渐成熟以及多样化的工艺流程为我们设计更好性能的低噪声放大器提供了很多便利。在射频接收机中，低噪放的主要性能参数包含增益、噪声系数、带宽、工作频率、线性度、输入输出匹配以及直流功耗。随着CMOS器件尺寸的减小，射频电路除了在低成本和低噪声等方面做了优化之外，更朝着低电源电压、低功耗的方向发展。由于应用范围和工作频率不同，导致射频收发机的性能和实现上存在着很大的差异。近年来，低功耗的低噪声放大器引起国内外高校和研究机构的广泛关注。综合来看，应用在低噪放的制造工艺中，BJT工艺具有高精度和速度的优势但是该工艺具有较高的功耗而且由于与数字电路集成在一起，其工艺并不兼容。相比之下，由于尺寸缩小，CMOS工艺的截止频率更低，同时由于多层金属互连线的技术和其它一些工艺的使用，CMOS制造的无源器件也能够满足射频电路设计的需求。在晶体管特征尺寸不断缩小的情况下，CMOS射频电路在噪声性能和截止频率方面得到明显改善。综合国内外所研究的低噪声放大器大致分为窄带和宽带两种。低噪声放大器的输入端与外界天线和信道直接连接，为了使信号损耗和反射减到最小，我们要使低噪声放大器的输入阻抗为50Ω以实现阻抗匹配。为了实现良好的阻抗匹配，文献中提出了共栅放大器、电阻反馈的共栅放大器、输入端并联电阻的共源放大器以及源级简并的电感型共源放大器。据我所知，共源放大器具有较高的增益和较低的噪声系数，但由于的存在，其容性输入阻抗很难实现严格的实共轭匹配，目前最常用的LNA结构是电感源级负反馈型放大器及其衍生结构。窄带低噪声放大器中较常见的结构是源级简并电感型共源放大器，该结构不仅可以与信号源的50Ω内阻进行阻抗匹配并且不会增加额外的热噪声，然而由于电感在版图中占据的面积太大而没有得到广泛的工程应用。在深亚微米工艺下，发现MOSFET栅极感应热噪声的影响之后，Shaeffer^[1]等人提出了一套低功耗的LNA设计方法被广泛采纳。另外，在栅极和源级之间并联电容的方法可以解除基本的源级简并电感共源放大器的功耗和噪声性能之间的制约关系。像分布式放大器和电阻并联反馈式放大器等低噪放都各有优缺点，近来被广泛研究的共栅低噪放及优化的多反馈的共栅低噪放可以有效的降低功耗和噪声系数。目前最优的低功耗高线性度的解决方法之一就是采用工作在线性区的MOSFET实现补偿的技术，能够有效提高三阶交截点的功率而不需增加噪声系数。在功耗逐渐作重要指标的研究课题中，人们相继提出了各种解决方案。Federico Bruccoler^[2]等人提出了一种采用电流复用技术的低功耗低噪声放大器，该结构采用电阻反馈实现了阻抗匹配并且结合电压感应计放大器实现了噪声抑制和低功耗的功能。同时，射频工作者在结构^[3]的基础上，延伸设计出一系列性能高的电路结构，例如使用电容在输入端交叉耦合从而实现增益提升，这样不仅可以有效的降低噪声还能实现低功耗。若考虑在低电源电压的工作条件下比较常用的结构有折叠式共源共栅放大器、使用电感作为负载，这样既可以提供一定的增益还不会消耗电压余度，另外一个用途广泛的技术是衬底偏置技术，通过给衬底加偏置电压可以降低晶体管的阈值电压，综合来说这将是未来研究的一个热点和难点，并且电源电压下降增加了高线性度的LNA设计难度。通过对国内外文献的查阅可以发现低噪声、低功耗及高线性度、集成度是低噪声放大器未来发展的趋势。在设计过程中，应充分考虑电路的噪声系数、电压增益、功耗、带宽及线性度方面的折衷，从而设计出高灵敏度的放大器。

1.3论文目标与设计指标

表1.1 低噪声放大器的设计指标

1.4 本文的研究目的和主要研究内容

本文通过分析低噪声放大器的基本结构并结合近几年主流的射频低噪声放大器电路设计技术，提出了一款基于SMIC 0.18μm工艺且工作在433MHZ频段处的低功耗低噪声放大器。在前期对电路的细致研究及大量仿真中，调节每个MOS管的宽长比使得各个指标之间进行合理的折衷。本文采用了目前主流的低功耗技术——电流复用，实现了低功耗低噪声放大器的设计。本文结构组织如下：

第1章介绍了课题展开的背景和意义，国内外研究现状，设计指标与研究内容。

第2章提出了噪声的基本理论及电路中的噪声如何处理。

第3章分析了基本的低噪声放大器结构及各个参数，优化本次的设计并进行前期的仿真验证。

最后总结全文并给出参考文献。

第二章 低噪声放大器的基本理论

2.1噪声分析

噪声是一种随机变量，在一个射频通信系统中来源于各个元器件。当我们分析小信号工作的线性系统时，信噪比、误码率及传输门限电平等性能指标都与噪声的大小密切相关。详细分析噪声的来源、数值和单位定义对我们设计射频电路有重要的意义。

剩余内容已隐藏，请支付后下载全文，论文总字数：22385字

相关图片展示：