论文总字数：25334字

摘 要

本科生签名： 指导导师签名： 日期：

MEMS器件三维异质集成互连线的电学设计

摘 要

微电子集成技术在几十年内迅速发展，电子系统的发展逐渐转向了更微型的体积，更低廉的成本，更丰富的功能以及更强大的性能。单一功能的MEMS器件已经不能满足物联网、智能制造、智能医疗等特殊技术领域的传感需求。这些传感需求要求对多个功能的MEMS器件进行三维异质集成，因而研究三维异质集成将成为微电子技术发展的重要环节。封装作为微电子器件制造过程中的重要一环，所产生的传输线、过孔、键合线等互连结构都可能对系统电路的性能产生影响，因而需要在集成电路设计前研究互连线的传输特性。本文首先了解TSV和键合引线的工艺原理，并利用HFSS软件分别创建TSV和键合引线两类互连线的三维仿真模型。其次在频域范围内对这两类互连模型中的各项物理参数实施详尽的扫描工作，探究每种物理参数对互连线信号传输的作用规律。然后在互连线的物理结构基础上，利用ADS软件创建了集总参数等效电路，验证其于高频频段内是否准确和可伸缩。最后总结前述工作成果，得出对三维异质集成互连线设计具有指导意义的方案。

关键词：三维异质集成，互连线，TSV，引线键合，传输特性

THE ELECTRICAL DESIGN FOR THREE-DIMENSIONAL HETEROGENEOUS INTEGRATED MEMS DEVICES

Abstract

With the rapid development of microelectronics integration technology during the past decades, the trend in consumer electronics has been to develop products with smaller size, lower cost, enhanced functionality and better performance. MEMS devices with a single function cannot meet the demands for sensing in some special technical fields like Internet of things, intelligent manufacturing, and intelligent medication. Therefore, Three-dimensional heterogeneous integrated MEMS devices are required and have been the core technology to meet all these demands. As one of the important steps in microelectronic device manufacturing process, transmission lines, vias, bond wires and other interconnection structures in the package could have an impact on the performance of the circuit. Therefore, we have to analyze the transmission characteristics of interconnections before designing advanced integrated circuits. Firstly, based on the investigation of through silicon via and bond wire integration and fabrication, models of a TSV and bonding wire have been built in a 3D full wave simulator HFSS. Secondly, the impacts of physical and material parameters on electrical characteristics have been analyzed from frequency domain. Thirdly, RLGC lumped parameter equivalent circuit models have been extracted with ADS and the accuracy and scalability of the proposed models have been verified at high frequency. Finally, design guidelines are summarized for designing 3D heterogeneous integrated interconnections.

KEY WORDS: 3D heterogeneous integration, interconnections, TSV, wire bonding, transmission characteristics

目 录

1 绪 论 1

1.1 三维集成技术的发展背景 1

1.1.1 三维集成技术 1

1.1.2 三维集成实现方法 1

1.1.3 三维集成技术中的TSV通孔技术 3

1.1.4 三维集成技术中的键合引线技术 4

1.2 三维集成技术互连线的设计挑战及研究现状 4

1.2.1 三维集成技术互连线的设计挑战 4

1.2.2 三维集成技术互连线的研究现状 5

1.3 本文的主要研究内容 7

2 TSV通孔互连线的传输特性分析 9

2.1 硅通孔技术 9

2.1.1 TSV深孔刻蚀 9

2.1.2 深孔侧壁绝缘和扩散阻挡层 9

2.1.3 TSV深孔导电填充 10

2.1.4 圆片减薄 10

2.1.5 圆片键合 10

2.2 TSV通孔互连线的传输特性分析 11

2.2.1 TSV通孔互连仿真模型 11

2.2.2 TSV通孔参数仿真分析 12

2.3 TSV通孔互连线的等效建模 16

2.3.1 TSV通孔等效模型及参数提取方法 16

2.3.2 MEMS三维异质集成TSV通孔互连等效模型 22

2.3.3 MEMS三维异质集成TSV互连等效模型的仿真验证 22

2.4 本章小结 24

3 键合引线互连线的传输特性分析 26

3.1 引线键合技术 26

3.1.1 超音波键合 26

3.1.2 热压键合 26

3.1.3 热超音波键合 27

3.2 键合引线互连传输特性仿真分析 27

3.2.1 键合引线互连仿真模型 27

3.2.2 键合引线互连参数仿真分析 28

3.3 键合引线互连等效建模 34

3.3.1 键合引线互连等效模型 34

3.3.2 键合引线互连等效模型的仿真验证 34

3.4 本章小结 36

4 结论 38

5 致谢 39

6 参考文献（References） 40

绪 论

三维集成技术的发展背景

在二十世纪四十年代，贝尔实验室研究出第一个晶体管，从此半导体技术开始蓬勃发展。二十世纪五十年代末，集成电路和二维集成技术相继出世，从此微电子领域的发展跨入了五十多年的新纪元。如今，五六十年的迅猛发展使得微电子技术与信息科学技术对人类的生产和生活产生了深远的影响。然而，集成电路的不断发展导致工艺正在靠近晶体管的物理极限，很难发展具备更微小的特征尺寸的制造技术。同时，电子系统由于集成度的增加而使得能耗增加，晶圆厂所需要的投入资本也日益上升。在这种情况下，三维集成作为能够拓展摩尔定律并实现异质器件集成和小型化、多样性的高价值系统方案的热点技术，近年来已经变成微电子行业最具潜力的一个发展趋势。

三维集成技术

三维集成有一个宽泛的定义，即指在各个芯片上设置具备不同功能的电路模块，然后把这些芯片通过（低温）键合形成非平面的堆叠结构；从更狭义的角度来看，三维集成技术不仅仅利用多层芯片，使其形成非平面的堆叠结构；还通过刻蚀衬底形成通孔来作为垂直互连（Through-Silicon-Via, TSV），将各层芯片上的器件的电信号连接起来，达到预期的较为丰富的功能。狭义三维集成的基本特征除了多层芯片在垂直方向的堆叠集成，还包括相邻层之间通过TSV通孔实现电学连接。

三维集成技术的出现，除了可以做到减小芯片的面积、缩短片间或层间的互连长度，还可以扩大现有的数据传输带宽，实现不同的工艺技术在异质衬底上集成，使芯片的功耗大大降低，系统的延时时间有所减小，并且丰富电路系统的功能，最终为具备多样功能的片上系统提供解决方案。三维集成的技术方向与器件构造和工艺原理均无关，这使得微电子技术能够不受特征尺寸减小而限制，继续遵循着摩尔定律蓬勃发展。

三维集成实现方法

目前有几类方式可以使芯片具备三维集成的结构。根据欧洲微电子研究中心（IMEC）定义，可以将其分为三维系统封装（3D System-in-Package,3D SiP）、三维圆片级封装（3D Wafer-Level-Packaging,3D WLP）、三维堆叠集成（3D Stacked-IC）等。

1. 三维系统封装

三维系统封装是指利用现有封装手段，如引线键合或者倒装芯片的工艺，实现封装层面上多层堆叠芯片的连接。从结构形式上看，三维系统封装是一种多芯片堆叠（Stack）技术，已经广泛地应用于某些集成电路中。图1-1所示为在存储器领域应用的多层芯片堆叠，每层芯片通过引线键合与基底相连。然而，这种结构多层芯片只是空间上的堆叠，芯片之间不能通过互连进行数据传输，也不存在功能上的逻辑关系。除此之外，互连引线的长度很大，密度很低，由于受引线焊点密度的限制，因此三维系统封装只能提高系统的集成度，而不能提高数据传输的速度以及减小全局互连的数量。

1. 三维圆片级封装

三维圆片级封装综合了圆片级封装技术和三维堆叠技术达到最终的工艺目的。三维圆片级封装包括面对面倒装芯片（Face-to-Face Flip-Chip ,FFFF）与超薄嵌入（Ultra-Thin Chip Stacking, UTCS）两种技术。面对面倒装芯片是指利用微凸点和倒装芯片技术将芯片面对面键合的方式，这种方式形成的三维结构无需TSV作为互连。面对面倒装芯片进一步发展，可以通过引入TSV实现三维晶圆级封装和多层超薄圆片级封装。超薄嵌入是指将超薄的芯片（厚15~20um）嵌入到基底上方的高分子薄膜中，通过芯片间的铜柱将不同的器件互连。这种方法的特点是通孔互连存在于芯片周围的高分子薄膜中，而非在芯片上。

剩余内容已隐藏，请支付后下载全文，论文总字数：25334字